LGA 1200 pin configuration?

herobrine3959
Senior Member

443

05-20-2016, 01:25 AM

I thought I had posted this info here a while back but it looks like 3 years latter and still no GUI on the web Socket H5 / LGA1200 Cometlake Rocketlake* Preliminary Display Name Designator Display Name Designator DDR0_DQ_63/DDR1_DQ_47 AK1 DDR0_DQ_63/DDR1_DQ_47 AK1 DDR0_DQ_62/DDR1_DQ_46 AH2 DDR0_DQ_62/DDR1_DQ_46 AH2 DDR0_DQ_61/DDR1_DQ_45 AL1 DDR0_DQ_61/DDR1_DQ_45 AL1 DDR0_DQ_60/DDR1_DQ_44 AH3 DDR0_DQ_60/DDR1_DQ_44 AH3 DDR0_DQ_59/DDR1_DQ_43 AJ1 DDR0_DQ_59/DDR1_DQ_43 AJ1 DDR0_DQ_58/DDR1_DQ_42 AL3 DDR0_DQ_58/DDR1_DQ_42 AL3 DDR0_DQ_57/DDR1_DQ_41 AH1 DDR0_DQ_57/DDR1_DQ_41 AH1 DDR0_DQ_56/DDR1_DQ_40 AL2 DDR0_DQ_56/DDR1_DQ_40 AL2 DDR0_DQ_55/DDR1_DQ_39 AN2 DDR0_DQ_55/DDR1_DQ_39 AN2 DDR0_DQ_54/DDR1_DQ_38 AR1 DDR0_DQ_54/DDR1_DQ_38 AR1 DDR0_DQ_53/DDR1_DQ_37 AN3 DDR0_DQ_53/DDR1_DQ_37 AN3 DDR0_DQ_52/DDR1_DQ_36 AT2 DDR0_DQ_52/DDR1_DQ_36 AT2 DDR0_DQ_51/DDR1_DQ_35 AP1 DDR0_DQ_51/DDR1_DQ_35 AP1 DDR0_DQ_50/DDR1_DQ_34 AT3 DDR0_DQ_50/DDR1_DQ_34 AT3 DDR0_DQ_49/DDR1_DQ_33 AN1 DDR0_DQ_49/DDR1_DQ_33 AN1 DDR0_DQ_48/DDR1_DQ_32 AT1 DDR0_DQ_48/DDR1_DQ_32 AT1 DDR0_DQ_47/DDR1_DQ_15 AV2 DDR0_DQ_47/DDR1_DQ_15 AV2 DDR0_DQ_46/DDR1_DQ_14 AV1 DDR0_DQ_46/DDR1_DQ_14 AV1 DDR0_DQ_45/DDR1_DQ_13 AV5 DDR0_DQ_45/DDR1_DQ_13 AV5 DDR0_DQ_44/DDR1_DQ_12 AY4 DDR0_DQ_44/DDR1_DQ_12 AY4 DDR0_DQ_43/DDR1_DQ_11 AW3 DDR0_DQ_43/DDR1_DQ_11 AW3 DDR0_DQ_42/DDR1_DQ_10 AW2 DDR0_DQ_42/DDR1_DQ_10 AW2 DDR0_DQ_41/DDR1_DQ_9 AY5 DDR0_DQ_41/DDR1_DQ_9 AY5 DDR0_DQ_40/DDR1_DQ_8 AW5 DDR0_DQ_40/DDR1_DQ_8 AW5 DDR0_DQ_39/DDR1_DQ_7 AW7 DDR0_DQ_39/DDR1_DQ_7 AW7 DDR0_DQ_38/DDR1_DQ_6 AV7 DDR0_DQ_38/DDR1_DQ_6 AV7 DDR0_DQ_37/DDR1_DQ_5 AW10 DDR0_DQ_37/DDR1_DQ_5 AW10 DDR0_DQ_36/DDR1_DQ_4 AW9 DDR0_DQ_36/DDR1_DQ_4 AW9 DDR0_DQ_35/DDR1_DQ_3 AY8 DDR0_DQ_35/DDR1_DQ_3 AY8 DDR0_DQ_34/DDR1_DQ_2 AY7 DDR0_DQ_34/DDR1_DQ_2 AY7 DDR0_DQ_33/DDR1_DQ_1 AV11 DDR0_DQ_33/DDR1_DQ_1 AV11 DDR0_DQ_32/DDR1_DQ_0 AW11 DDR0_DQ_32/DDR1_DQ_0 AW11 DDR0_DQ_31/DDR0_DQ_47 AW33 DDR0_DQ_31/DDR0_DQ_47 AW33 DDR0_DQ_30/DDR0_DQ_46 AY33 DDR0_DQ_30/DDR0_DQ_46 AY33 DDR0_DQ_29/DDR0_DQ_45 AW36 DDR0_DQ_29/DDR0_DQ_45 AW36 DDR0_DQ_28/DDR0_DQ_44 AY35 DDR0_DQ_28/DDR0_DQ_44 AY35 DDR0_DQ_27/DDR0_DQ_43 AY34 DDR0_DQ_27/DDR0_DQ_43 AY34 DDR0_DQ_26/DDR0_DQ_42 AV33 DDR0_DQ_26/DDR0_DQ_42 AV33 DDR0_DQ_25/DDR0_DQ_41 AY36 DDR0_DQ_25/DDR0_DQ_41 AY36 DDR0_DQ_24/DDR0_DQ_40 AV36 DDR0_DQ_24/DDR0_DQ_40 AV36 DDR0_DQ_23/DDR0_DQ_39 AV38 DDR0_DQ_23/DDR0_DQ_39 AV38 DDR0_DQ_22/DDR0_DQ_38 AW38 DDR0_DQ_22/DDR0_DQ_38 AW38 DDR0_DQ_21/DDR0_DQ_37 AT40 DDR0_DQ_21/DDR0_DQ_37 AT40 DDR0_DQ_20/DDR0_DQ_36 AR38 DDR0_DQ_20/DDR0_DQ_36 AR38 DDR0_DQ_19/DDR0_DQ_35 AU40 DDR0_DQ_19/DDR0_DQ_35 AU40 DDR0_DQ_18/DDR0_DQ_34 AV39 DDR0_DQ_18/DDR0_DQ_34 AV39 DDR0_DQ_17/DDR0_DQ_33 AR40 DDR0_DQ_17/DDR0_DQ_33 AR40 DDR0_DQ_16/DDR0_DQ_32 AR39 DDR0_DQ_16/DDR0_DQ_32 AR39 DDR0_DQ_15/DDR0_DQ_15 AN38 DDR0_DQ_15/DDR0_DQ_15 AN38 DDR0_DQ_14/DDR0_DQ_14 AN40 DDR0_DQ_14/DDR0_DQ_14 AN40 DDR0_DQ_13/DDR0_DQ_13 AK38 DDR0_DQ_13/DDR0_DQ_13 AK38 DDR0_DQ_12/DDR0_DQ_12 AL40 DDR0_DQ_12/DDR0_DQ_12 AL40 DDR0_DQ_11/DDR0_DQ_11 AM40 DDR0_DQ_11/DDR0_DQ_11 AM40 DDR0_DQ_10/DDR0_DQ_10 AN39 DDR0_DQ_10/DDR0_DQ_10 AN39 DDR0_DQ_9/DDR0_DQ_9 AK40 DDR0_DQ_9/DDR0_DQ_9 AK40 DDR0_DQ_8/DDR0_DQ_8 AK39 DDR0_DQ_8/DDR0_DQ_8 AK39 DDR0_DQ_7/DDR0_DQ_7 AG40 DDR0_DQ_7/DDR0_DQ_7 AG40 DDR0_DQ_6/DDR0_DQ_6 AH40 DDR0_DQ_6/DDR0_DQ_6 AH40 DDR0_DQ_5/DDR0_DQ_5 AE40 DDR0_DQ_5/DDR0_DQ_5 AE40 DDR0_DQ_4/DDR0_DQ_4 AF40 DDR0_DQ_4/DDR0_DQ_4 AF40 DDR0_DQ_3/DDR0_DQ_3 AH38 DDR0_DQ_3/DDR0_DQ_3 AH38 DDR0_DQ_2/DDR0_DQ_2 AH39 DDR0_DQ_2/DDR0_DQ_2 AH39 DDR0_DQ_1/DDR0_DQ_1 AE38 DDR0_DQ_1/DDR0_DQ_1 AE38 DDR0_DQ_0/DDR0_DQ_0 AE39 DDR0_DQ_0/DDR0_DQ_0 AE39 DDR0_ECC_7 AK30 DDR0_ECC_7 AK30 DDR0_ECC_6 AM32 DDR0_ECC_6 AM32 DDR0_ECC_5 AJ32 DDR0_ECC_5 AJ32 DDR0_ECC_4 AK32 DDR0_ECC_4 AK32 DDR0_ECC_3 AL32 DDR0_ECC_3 AL32 DDR0_ECC_2 AM31 DDR0_ECC_2 AM31 DDR0_ECC_1 AM30 DDR0_ECC_1 AM30 DDR0_ECC_0 AL30 DDR0_ECC_0 AL30 DDR_VREF_CA1 AC38 DDR_VREF_CA1 AC38 DDR_VREF_CA0 AC40 DDR_VREF_CA0 AC40 DDR0_CKP_3 AY18 DDR0_CKP_3 AY18 DDR0_CKN_3 AW18 DDR0_CKN_3 AW18 DDR0_CKP_2 AT19 DDR0_CKP_2 AT19 DDR0_CKN_2 AU19 DDR0_CKN_2 AU19 DDR0_CKP_1 AY23 DDR0_CKP_1 AY23 DDR0_CKN_1 AW23 DDR0_CKN_1 AW23 DDR0_CKP_0 AU24 DDR0_CKP_0 AU24 DDR0_CKN_0 AV24 DDR0_CKN_0 AV24 DDR0_CKE_3 AV31 DDR0_CKE_3 AV31 DDR0_CKE_2 AV30 DDR0_CKE_2 AV30 DDR0_CKE_1 AW31 DDR0_CKE_1 AW31 DDR0_CKE_0 AY31 DDR0_CKE_0 AY31 DDR0_CS#_3 AV13 DDR0_CS#_3 AV13 DDR0_CS#_2 AV15 DDR0_CS#_2 AV15 DDR0_CS#_1 AY13 DDR0_CS#_1 AY13 DDR0_CS#_0 AY15 DDR0_CS#_0 AY15 DDR0_ODT_3 AT14 DDR0_ODT_3 AT14 DDR0_ODT_2 AU14 DDR0_ODT_2 AU14 DDR0_ODT_1 AV14 DDR0_ODT_1 AV14 DDR0_ODT_0 AY14 DDR0_ODT_0 AY14 DDR0_BA_1 AW17 DDR0_BA_1 AW17 DDR0_BA_0 AY16 DDR0_BA_0 AY16 DDR0_BG_1 AW29 DDR0_BG_1 AW29 DDR0_BG_0 AV29 DDR0_BG_0 AV29 DDR0_MA_16 AV16 DDR0_MA_16 AV16 DDR0_MA_15 AU16 DDR0_MA_15 AU16 DDR0_MA_14 AW16 DDR0_MA_14 AW16 DDR0_MA_13 AW14 DDR0_MA_13 AW14 DDR0_MA_12 AV28 DDR0_MA_12 AV28 DDR0_MA_11 AV27 DDR0_MA_11 AV27 DDR0_MA_10 AU17 DDR0_MA_10 AU17 DDR0_MA_9 AY28 DDR0_MA_9 AY28 DDR0_MA_8 AW27 DDR0_MA_8 AW27 DDR0_MA_7 AY27 DDR0_MA_7 AY27 DDR0_MA_6 AV26 DDR0_MA_6 AV26 DDR0_MA_5 AY26 DDR0_MA_5 AY26 DDR0_MA_4 AV25 DDR0_MA_4 AV25 DDR0_MA_3 AW25 DDR0_MA_3 AW25 DDR0_MA_2 AY24 DDR0_MA_2 AY24 DDR0_MA_1 AY25 DDR0_MA_1 AY25 DDR0_MA_0 AU18 DDR0_MA_0 AU18 -DDR0_ACT AY30 -DDR0_ACT AY30 DDR0_PAR AV18 DDR0_PAR AV18 -DDR0_ALERT AY29 -DDR0_ALERT AY29 DDR0_DQSP_7/DDR1_DQSP_5 AJ3 DDR0_DQSP_7/DDR1_DQSP_5 AJ3 DDR0_DQSN_7/DDR1_DQSN_5 AK3 DDR0_DQSN_7/DDR1_DQSN_5 AK3 DDR0_DQSP_6/DDR1_DQSP_4 AP3 DDR0_DQSP_6/DDR1_DQSP_4 AP3 DDR0_DQSN_6/DDR1_DQSN_4 AR3 DDR0_DQSN_6/DDR1_DQSN_4 AR3 DDR0_DQSP_5/DDR1_DQSP_1 AV3 DDR0_DQSP_5/DDR1_DQSP_1 AV3 DDR0_DQSN_5/DDR1_DQSN_1 AV4 DDR0_DQSN_5/DDR1_DQSN_1 AV4 DDR0_DQSP_4/DDR1_DQSP_0 AV8 DDR0_DQSP_4/DDR1_DQSP_0 AV8 DDR0_DQSN_4/DDR1_DQSN_0 AV9 DDR0_DQSN_4/DDR1_DQSN_0 AV9 DDR0_DQSP_3/DDR0_DQSP_5 AV34 DDR0_DQSP_3/DDR0_DQSP_5 AV34 DDR0_DQSN_3/DDR0_DQSN_5 AV35 DDR0_DQSN_3/DDR0_DQSN_5 AV35 DDR0_DQSP_2/DDR0_DQSP_4 AU38 DDR0_DQSP_2/DDR0_DQSP_4 AU38 DDR0_DQSN_2/DDR0_DQSN_4 AT38 DDR0_DQSN_2/DDR0_DQSN_4 AT38 DDR0_DQSP_1/DDR0_DQSP_1 AM38 DDR0_DQSP_1/DDR0_DQSP_1 AM38 DDR0_DQSN_1/DDR0_DQSN_1 AL38 DDR0_DQSN_1/DDR0_DQSN_1 AL38 DDR0_DQSP_0/DDR0_DQSP_0 AG38 DDR0_DQSP_0/DDR0_DQSP_0 AG38 DDR0_DQSN_0/DDR0_DQSN_0 AF38 DDR0_DQSN_0/DDR0_DQSN_0 AF38 DDR0_DQSP_8 AJ30 DDR0_DQSP_8 AJ30 DDR0_DQSN_8 AJ31 DDR0_DQSN_8 AJ31 DDR1_DQ_63/DDR1_DQ_63 AH5 DDR1_DQ_63/DDR1_DQ_63 AH5 DDR1_DQ_62/DDR1_DQ_62 AF5 DDR1_DQ_62/DDR1_DQ_62 AF5 DDR1_DQ_61/DDR1_DQ_61 AH7 DDR1_DQ_61/DDR1_DQ_61 AH7 DDR1_DQ_60/DDR1_DQ_60 AH6 DDR1_DQ_60/DDR1_DQ_60 AH6 DDR1_DQ_59/DDR1_DQ_59 AF6 DDR1_DQ_59/DDR1_DQ_59 AF6 DDR1_DQ_58/DDR1_DQ_58 AG5 DDR1_DQ_58/DDR1_DQ_58 AG5 DDR1_DQ_57/DDR1_DQ_57 AH8 DDR1_DQ_57/DDR1_DQ_57 AH8 DDR1_DQ_56/DDR1_DQ_56 AF7 DDR1_DQ_56/DDR1_DQ_56 AF7 DDR1_DQ_55/DDR1_DQ_55 AL5 DDR1_DQ_55/DDR1_DQ_55 AL5 DDR1_DQ_54/DDR1_DQ_54 AK5 DDR1_DQ_54/DDR1_DQ_54 AK5 DDR1_DQ_53/DDR1_DQ_53 AK7 DDR1_DQ_53/DDR1_DQ_53 AK7 DDR1_DQ_52/DDR1_DQ_52 AM6 DDR1_DQ_52/DDR1_DQ_52 AM6 DDR1_DQ_51/DDR1_DQ_51 AM5 DDR1_DQ_51/DDR1_DQ_51 AM5 DDR1_DQ_50/DDR1_DQ_50 AK6 DDR1_DQ_50/DDR1_DQ_50 AK6 DDR1_DQ_49/DDR1_DQ_49 AM7 DDR1_DQ_49/DDR1_DQ_49 AM7 DDR1_DQ_48/DDR1_DQ_48 AM8 DDR1_DQ_48/DDR1_DQ_48 AM8 DDR1_DQ_47/DDR1_DQ_31 AR5 DDR1_DQ_47/DDR1_DQ_31 AR5 DDR1_DQ_46/DDR1_DQ_30 AP5 DDR1_DQ_46/DDR1_DQ_30 AP5 DDR1_DQ_45/DDR1_DQ_29 AT7 DDR1_DQ_45/DDR1_DQ_29 AT7 DDR1_DQ_44/DDR1_DQ_28 AP8 DDR1_DQ_44/DDR1_DQ_28 AP8 DDR1_DQ_43/DDR1_DQ_27 AT6 DDR1_DQ_43/DDR1_DQ_27 AT6 DDR1_DQ_42/DDR1_DQ_26 AT5 DDR1_DQ_42/DDR1_DQ_26 AT5 DDR1_DQ_41/DDR1_DQ_25 AT8 DDR1_DQ_41/DDR1_DQ_25 AT8 DDR1_DQ_40/DDR1_DQ_24 AR8 DDR1_DQ_40/DDR1_DQ_24 AR8 DDR1_DQ_39/DDR1_DQ_23 AN10 DDR1_DQ_39/DDR1_DQ_23 AN10 DDR1_DQ_38/DDR1_DQ_22 AP10 DDR1_DQ_38/DDR1_DQ_22 AP10 DDR1_DQ_37/DDR1_DQ_21 AT11 DDR1_DQ_37/DDR1_DQ_21 AT11 DDR1_DQ_36/DDR1_DQ_20 AP12 DDR1_DQ_36/DDR1_DQ_20 AP12 DDR1_DQ_35/DDR1_DQ_19 AR10 DDR1_DQ_35/DDR1_DQ_19 AR10 DDR1_DQ_34/DDR1_DQ_18 AT10 DDR1_DQ_34/DDR1_DQ_18 AT10 DDR1_DQ_33/DDR1_DQ_17 AR12 DDR1_DQ_33/DDR1_DQ_17 AR12 DDR1_DQ_32/DDR1_DQ_16 AT12 DDR1_DQ_32/DDR1_DQ_16 AT12 DDR1_DQ_31/DDR0_DQ_63 AT28 DDR1_DQ_31/DDR0_DQ_63 AT28 DDR1_DQ_30/DDR0_DQ_62 AR28 DDR1_DQ_30/DDR0_DQ_62 AR28 DDR1_DQ_29/DDR0_DQ_61 AT30 DDR1_DQ_29/DDR0_DQ_61 AT30 DDR1_DQ_28/DDR0_DQ_60 AR31 DDR1_DQ_28/DDR0_DQ_60 AR31 DDR1_DQ_27/DDR0_DQ_59 AP28 DDR1_DQ_27/DDR0_DQ_59 AP28 DDR1_DQ_26/DDR0_DQ_58 AT29 DDR1_DQ_26/DDR0_DQ_58 AT29 DDR1_DQ_25/DDR0_DQ_57 AT31 DDR1_DQ_25/DDR0_DQ_57 AT31 DDR1_DQ_24/DDR0_DQ_56 AP31 DDR1_DQ_24/DDR0_DQ_56 AP31 DDR1_DQ_23/DDR0_DQ_55 AT33 DDR1_DQ_23/DDR0_DQ_55 AT33 DDR1_DQ_22/DDR0_DQ_54 AR33 DDR1_DQ_22/DDR0_DQ_54 AR33 DDR1_DQ_21/DDR0_DQ_53 AT35 DDR1_DQ_21/DDR0_DQ_53 AT35 DDR1_DQ_20/DDR0_DQ_52 AR36 DDR1_DQ_20/DDR0_DQ_52 AR36 DDR1_DQ_19/DDR0_DQ_51 AP33 DDR1_DQ_19/DDR0_DQ_51 AP33 DDR1_DQ_18/DDR0_DQ_50 AT34 DDR1_DQ_18/DDR0_DQ_50 AT34 DDR1_DQ_17/DDR0_DQ_49 AP36 DDR1_DQ_17/DDR0_DQ_49 AP36 DDR1_DQ_16/DDR0_DQ_48 AT36 DDR1_DQ_16/DDR0_DQ_48 AT36 DDR1_DQ_15/DDR0_DQ_31 AM34 DDR1_DQ_15/DDR0_DQ_31 AM34 DDR1_DQ_14/DDR0_DQ_30 AM36 DDR1_DQ_14/DDR0_DQ_30 AM36 DDR1_DQ_13/DDR0_DQ_29 AJ34 DDR1_DQ_13/DDR0_DQ_29 AJ34 DDR1_DQ_12/DDR0_DQ_28 AK36 DDR1_DQ_12/DDR0_DQ_28 AK36 DDR1_DQ_11/DDR0_DQ_27 AM35 DDR1_DQ_11/DDR0_DQ_27 AM35 DDR1_DQ_10/DDR0_DQ_26 AL36 DDR1_DQ_10/DDR0_DQ_26 AL36 DDR1_DQ_9/DDR0_DQ_25 AJ35 DDR1_DQ_9/DDR0_DQ_25 AJ35 DDR1_DQ_8/DDR0_DQ_24 AJ36 DDR1_DQ_8/DDR0_DQ_24 AJ36 DDR1_DQ_7/DDR0_DQ_23 AG36 DDR1_DQ_7/DDR0_DQ_23 AG36 DDR1_DQ_6/DDR0_DQ_22 AD36 DDR1_DQ_6/DDR0_DQ_22 AD36 DDR1_DQ_5/DDR0_DQ_21 AG34 DDR1_DQ_5/DDR0_DQ_21 AG34 DDR1_DQ_4/DDR0_DQ_20 AG35 DDR1_DQ_4/DDR0_DQ_20 AG35 DDR1_DQ_3/DDR0_DQ_19 AF36 DDR1_DQ_3/DDR0_DQ_19 AF36 DDR1_DQ_2/DDR0_DQ_18 AE36 DDR1_DQ_2/DDR0_DQ_18 AE36 DDR1_DQ_1/DDR0_DQ_17 AD35 DDR1_DQ_1/DDR0_DQ_17 AD35 DDR1_DQ_0/DDR0_DQ_16 AD34 DDR1_DQ_0/DDR0_DQ_16 AD34 DDR1_ECC_7 AM26 DDR1_ECC_7 AM26 DDR1_ECC_6 AM27 DDR1_ECC_6 AM27 DDR1_ECC_5 AL28 DDR1_ECC_5 AL28 DDR1_ECC_4 AK28 DDR1_ECC_4 AK28 DDR1_ECC_3 AM28 DDR1_ECC_3 AM28 DDR1_ECC_2 AL26 DDR1_ECC_2 AL26 DDR1_ECC_1 AK26 DDR1_ECC_1 AK26 DDR1_ECC_0 AJ28 DDR1_ECC_0 AJ28 DDR_VREF_CA3 AB40 DDR_VREF_CA3 AB40 DDR_VREF_CA2 AC39 DDR_VREF_CA2 AC39 DDR1_CKP_3 AU20 DDR1_CKP_3 AU20 DDR1_CKN_3 AV20 DDR1_CKN_3 AV20 DDR1_CKP_2 AT21 DDR1_CKP_2 AT21 DDR1_CKN_2 AU21 DDR1_CKN_2 AU21 DDR1_CKP_1 AV22 DDR1_CKP_1 AV22 DDR1_CKN_1 AU22 DDR1_CKN_1 AU22 DDR1_CKP_0 AT23 DDR1_CKP_0 AT23 DDR1_CKN_0 AU23 DDR1_CKN_0 AU23 DDR1_CKE_3 AP26 DDR1_CKE_3 AP26 DDR1_CKE_2 AT26 DDR1_CKE_2 AT26 DDR1_CKE_1 AR26 DDR1_CKE_1 AR26 DDR1_CKE_0 AT25 DDR1_CKE_0 AT25 DDR1_CS#_3 AM15 DDR1_CS#_3 AM15 DDR1_CS#_2 AR16 DDR1_CS#_2 AR16 DDR1_CS#_1 AN15 DDR1_CS#_1 AN15 DDR1_CS#_0 AN17 DDR1_CS#_0 AN17 DDR1_ODT_3 AM14 DDR1_ODT_3 AM14 DDR1_ODT_2 AM16 DDR1_ODT_2 AM16 DDR1_ODT_1 AP14 DDR1_ODT_1 AP14 DDR1_ODT_0 AM17 DDR1_ODT_0 AM17 DDR1_BA_1 AN19 DDR1_BA_1 AN19 DDR1_BA_0 AP18 DDR1_BA_0 AP18 DDR1_BG_1 AM22 DDR1_BG_1 AM22 DDR1_BG_0 AM23 DDR1_BG_0 AM23 DDR1_MA_16 AM18 DDR1_MA_16 AM18 DDR1_MA_15 AP16 DDR1_MA_15 AP16 DDR1_MA_14 AP17 DDR1_MA_14 AP17 DDR1_MA_13 AP15 DDR1_MA_13 AP15 DDR1_MA_12 AR24 DDR1_MA_12 AR24 DDR1_MA_11 AP23 DDR1_MA_11 AP23 DDR1_MA_10 AR18 DDR1_MA_10 AR18 DDR1_MA_9 AN23 DDR1_MA_9 AN23 DDR1_MA_8 AP22 DDR1_MA_8 AP22 DDR1_MA_7 AM21 DDR1_MA_7 AM21 DDR1_MA_6 AR22 DDR1_MA_6 AR22 DDR1_MA_5 AN21 DDR1_MA_5 AN21 DDR1_MA_4 AP21 DDR1_MA_4 AP21 DDR1_MA_3 AM20 DDR1_MA_3 AM20 DDR1_MA_2 AR20 DDR1_MA_2 AR20 DDR1_MA_1 AP20 DDR1_MA_1 AP20 DDR1_MA_0 AP19 DDR1_MA_0 AP19 -DDR1_ACT AP25 -DDR1_ACT AP25 DDR1_PAR AM19 DDR1_PAR AM19 -DDR1_ALERT AP24 -DDR1_ALERT AP24 DDR1_DQSP_7/DDR1_DQSP_7 AF8 DDR1_DQSP_7/DDR1_DQSP_7 AF8 DDR1_DQSN_7/DDR1_DQSN_7 AG8 DDR1_DQSN_7/DDR1_DQSN_7 AG8 DDR1_DQSP_6/DDR1_DQSP_6 AK8 DDR1_DQSP_6/DDR1_DQSP_6 AK8 DDR1_DQSN_6/DDR1_DQSN_6 AL8 DDR1_DQSN_6/DDR1_DQSN_6 AL8 DDR1_DQSP_5/DDR1_DQSP_3 AP6 DDR1_DQSP_5/DDR1_DQSP_3 AP6 DDR1_DQSN_5/DDR1_DQSN_3 AP7 DDR1_DQSN_5/DDR1_DQSN_3 AP7 DDR1_DQSP_4/DDR1_DQSP_2 AN11 DDR1_DQSP_4/DDR1_DQSP_2 AN11 DDR1_DQSN_4/DDR1_DQSN_2 AN12 DDR1_DQSN_4/DDR1_DQSN_2 AN12 DDR1_DQSP_3/DDR0_DQSP_7 AP29 DDR1_DQSP_3/DDR0_DQSP_7 AP29 DDR1_DQSN_3/DDR0_DQSN_7 AP30 DDR1_DQSN_3/DDR0_DQSN_7 AP30 DDR1_DQSP_2/DDR0_DQSP_6 AP34 DDR1_DQSP_2/DDR0_DQSP_6 AP34 DDR1_DQSN_2/DDR0_DQSN_6 AP35 DDR1_DQSN_2/DDR0_DQSN_6 AP35 DDR1_DQSP_1/DDR0_DQSP_3 AL34 DDR1_DQSP_1/DDR0_DQSP_3 AL34 DDR1_DQSN_1/DDR0_DQSN_3 AK34 DDR1_DQSN_1/DDR0_DQSN_3 AK34 DDR1_DQSP_0/DDR0_DQSP_2 AF34 DDR1_DQSP_0/DDR0_DQSP_2 AF34 DDR1_DQSN_0/DDR0_DQSN_2 AE34 DDR1_DQSN_0/DDR0_DQSN_2 AE34 DDR1_DQSP_8 AJ27 DDR1_DQSP_8 AJ27 DDR1_DQSN_8 AJ26 DDR1_DQSN_8 AJ26 PCIE_PEG_RXP15 R6 PCIE_PEG_RXP15 R6 PCIE_PEG_RXN15 R7 PCIE_PEG_RXN15 R7 PCIE_PEG_RXP14 P5 PCIE_PEG_RXP14 P5 PCIE_PEG_RXN14 P6 PCIE_PEG_RXN14 P6 PCIE_PEG_RXP13 N6 PCIE_PEG_RXP13 N6 PCIE_PEG_RXN13 N7 PCIE_PEG_RXN13 N7 PCIE_PEG_RXP12 M5 PCIE_PEG_RXP12 M5 PCIE_PEG_RXN12 M6 PCIE_PEG_RXN12 M6 PCIE_PEG_RXP11 L6 PCIE_PEG_RXP11 L6 PCIE_PEG_RXN11 L7 PCIE_PEG_RXN11 L7 PCIE_PEG_RXP10 K5 PCIE_PEG_RXP10 K5 PCIE_PEG_RXN10 K6 PCIE_PEG_RXN10 K6 PCIE_PEG_RXP9 J6 PCIE_PEG_RXP9 J6 PCIE_PEG_RXN9 J7 PCIE_PEG_RXN9 J7 PCIE_PEG_RXP8 H5 PCIE_PEG_RXP8 H5 PCIE_PEG_RXN8 H6 PCIE_PEG_RXN8 H6 PCIE_PEG_RXP7 G7 PCIE_PEG_RXP7 G7 PCIE_PEG_RXN7 G6 PCIE_PEG_RXN7 G6 PCIE_PEG_RXP6 F6 PCIE_PEG_RXP6 F6 PCIE_PEG_RXN6 F5 PCIE_PEG_RXN6 F5 PCIE_PEG_RXP5 E7 PCIE_PEG_RXP5 E7 PCIE_PEG_RXN5 E6 PCIE_PEG_RXN5 E6 PCIE_PEG_RXP4 J9 PCIE_PEG_RXP4 J9 PCIE_PEG_RXN4 K9 PCIE_PEG_RXN4 K9 PCIE_PEG_RXP3 F9 PCIE_PEG_RXP3 F9 PCIE_PEG_RXN3 G9 PCIE_PEG_RXN3 G9 PCIE_PEG_RXP2 G10 PCIE_PEG_RXP2 G10 PCIE_PEG_RXN2 H10 PCIE_PEG_RXN2 H10 PCIE_PEG_RXP1 F11 PCIE_PEG_RXP1 F11 PCIE_PEG_RXN1 G11 PCIE_PEG_RXN1 G11 PCIE_PEG_RXP0 G12 PCIE_PEG_RXP0 G12 PCIE_PEG_RXN0 H12 PCIE_PEG_RXN0 H12 RSVD V4 DMI_RXP_7 V4 RSVD V5 DMI_RXN_7 V5 RSVD W5 DMI_RXP_6 W5 RSVD W6 DMI_RXN_6 W6 RSVD Y6 DMI_RXP_5 Y6 RSVD Y7 DMI_RXN_5 Y7 RSVD AA7 DMI_RXP_4 AA7 RSVD AA8 DMI_RXN_4 AA8 DMI_RXP_3 AB6 DMI_RXP_3 AB6 DMI_RXN_3 AB7 DMI_RXN_3 AB7 DMI_RXP_2 AC5 DMI_RXP_2 AC5 DMI_RXN_2 AC6 DMI_RXN_2 AC6 DMI_RXP_1 AD7 DMI_RXP_1 AD7 DMI_RXN_1 AD8 DMI_RXN_1 AD8 DMI_RXP_0 AD4 DMI_RXP_0 AD4 DMI_RXN_0 AD5 DMI_RXN_0 AD5 RSVD F13 RSVD F13 RSVD G13 RSVD G13 RSVD G14 RSVD G14 RSVD H14 RSVD H14 RSVD E15 RSVD E15 RSVD F15 RSVD F15 RSVD H15 RSVD H15 RSVD J15 RSVD J15 PCIE_PEG_TXP15 P3 PCIE_PEG_TXP15 P3 PCIE_PEG_TXN15 P2 PCIE_PEG_TXN15 P2 PCIE_PEG_TXP14 N2 PCIE_PEG_TXP14 N2 PCIE_PEG_TXN14 N1 PCIE_PEG_TXN14 N1 PCIE_PEG_TXP13 M3 PCIE_PEG_TXP13 M3 PCIE_PEG_TXN13 M2 PCIE_PEG_TXN13 M2 PCIE_PEG_TXP12 L2 PCIE_PEG_TXP12 L2 PCIE_PEG_TXN12 L1 PCIE_PEG_TXN12 L1 PCIE_PEG_TXP11 K3 PCIE_PEG_TXP11 K3 PCIE_PEG_TXN11 K2 PCIE_PEG_TXN11 K2 PCIE_PEG_TXP10 J2 PCIE_PEG_TXP10 J2 PCIE_PEG_TXN10 J1 PCIE_PEG_TXN10 J1 PCIE_PEG_TXP9 H3 PCIE_PEG_TXP9 H3 PCIE_PEG_TXN9 H2 PCIE_PEG_TXN9 H2 PCIE_PEG_TXP8 G2 PCIE_PEG_TXP8 G2 PCIE_PEG_TXN8 G1 PCIE_PEG_TXN8 G1 PCIE_PEG_TXP7 F3 PCIE_PEG_TXP7 F3 PCIE_PEG_TXN7 F2 PCIE_PEG_TXN7 F2 PCIE_PEG_TXP6 E2 PCIE_PEG_TXP6 E2 PCIE_PEG_TXN6 E1 PCIE_PEG_TXN6 E1 PCIE_PEG_TXP5 D3 PCIE_PEG_TXP5 D3 PCIE_PEG_TXN5 D2 PCIE_PEG_TXN5 D2 PCIE_PEG_TXP4 C4 PCIE_PEG_TXP4 C4 PCIE_PEG_TXN4 C3 PCIE_PEG_TXN4 C3 PCIE_PEG_TXP3 B5 PCIE_PEG_TXP3 B5 PCIE_PEG_TXN3 B4 PCIE_PEG_TXN3 B4 PCIE_PEG_TXP2 A6 PCIE_PEG_TXP2 A6 PCIE_PEG_TXN2 A5 PCIE_PEG_TXN2 A5 PCIE_PEG_TXP1 B7 PCIE_PEG_TXP1 B7 PCIE_PEG_TXN1 C7 PCIE_PEG_TXN1 C7 PCIE_PEG_TXP0 A8 PCIE_PEG_TXP0 A8 PCIE_PEG_TXN0 B8 PCIE_PEG_TXN0 B8 RSVD W3 DMI_TXP_7 W3 RSVD W2 DMI_TXN_7 W2 RSVD Y4 DMI_TXP_6 Y4 RSVD Y3 DMI_RXN_6 Y3 RSVD AA5 DMI_TXP_5 AA5 RSVD AA4 DMI_TXN_5 AA4 RSVD AB4 DMI_TXP_4 AB4 RSVD AB3 DMI_TXN_4 AB3 DMI_TXP_3 AC2 DMI_TXP_3 AC2 DMI_TXN_3 AC3 DMI_TXN_3 AC3 DMI_TXP_2 AD1 DMI_TXP_2 AD1 DMI_TXN_2 AD2 DMI_TXN_2 AD2 DMI_TXP_1 AE2 DMI_TXP_1 AE2 DMI_TXN_1 AE3 DMI_TXN_1 AE3 DMI_TXP_0 AF1 DMI_TXP_0 AF1 DMI_TXN_0 AF2 DMI_TXN_0 AF2 RSVD B9 RSVD B9 RSVD C9 RSVD C9 RSVD C10 RSVD C10 RSVD D10 RSVD D10 RSVD B11 RSVD B11 RSVD C11 RSVD C11 RSVD A12 RSVD A12 RSVD B12 RSVD B12 DDI1_TXP_3 J39 DDI1_TXP_3 J39 DDI1_TXN_3 J40 DDI1_TXN_3 J40 DDI1_TXP_2 H38 DDI1_TXP_2 H38 DDI1_TXN_2 H39 DDI1_TXN_2 H39 DDI1_TXP_1 G40 DDI1_TXP_1 G40 DDI1_TXN_1 G39 DDI1_TXN_1 G39 DDI1_TXP_0 F39 DDI1_TXP_0 F39 DDI1_TXN_0 F38 DDI1_TXN_0 F38 DDI1_AUXP K39 DDI1_AUXP K39 DDI1_AUXN K38 DDI1_AUXN K38 DDI2_TXP_3 G36 DDI2_TXP_3 G36 DDI2_TXN_3 G37 DDI2_TXN_3 G37 DDI2_TXP_2 D37 DDI2_TXP_2 D37 DDI2_TXN_2 D38 DDI2_TXN_2 D38 DDI2_TXP_1 E36 DDI2_TXP_1 E36 DDI2_TXN_1 E37 DDI2_TXN_1 E37 DDI2_TXP_0 F35 DDI2_TXP_0 F35 DDI2_TXN_0 F36 DDI2_TXN_0 F36 DDI2_AUXP H36 DDI2_AUXP H36 DDI2_AUXN H35 DDI2_AUXN H35 DDI3_TXP_3 E39 DDI3_TXP_3 E39 DDI3_TXN_3 E40 DDI3_TXN_3 E40 DDI3_TXP_2 D40 DDI3_TXP_2 D40 DDI3_TXN_2 C40 DDI3_TXN_2 C40 DDI3_TXP_1 C38 DDI3_TXP_1 C38 DDI3_TXN_1 B38 DDI3_TXN_1 B38 DDI3_TXP_0 A37 DDI3_TXP_0 A37 DDI3_TXN_0 B37 DDI3_TXN_0 B37 DDI3_AUXP B36 DDI3_AUXP B36 DDI3_AUXN C36 DDI3_AUXN C36 EDP_TXP_3 L13 EDP_TXP_3 L13 EDP_TXN_3 K13 EDP_TXN_3 K13 EDP_TXP_2 L14 EDP_TXP_2 L14 EDP_TXN_2 L15 EDP_TXN_2 L15 EDP_TXP_1 N15 EDP_TXP_1 N15 EDP_TXN_1 N14 EDP_TXN_1 N14 EDP_TXP_0 M15 EDP_TXP_0 M15 EDP_TXN_0 M14 EDP_TXN_0 M14 EDP_AUXP K12 EDP_AUXP K12 EDP_AUXN K11 EDP_AUXN K11 DISP_UTILS L37 DISP_UTILS L37 PROC_AUDIO_CLK M9 PROC_AUDIO_CLK M9 PROC_AUDIO_SDI N9 PROC_AUDIO_SDI N9 PROC_AUDIO_SDO M10 PROC_AUDIO_SDO M10 RSVD_TP_1 B39 RSVD_TP_1 B39 BCLKP U1 BCLKP U1 BCLKN T1 BCLKN T1 PCI_BCLKP T4 PCI_BCLKP T4 PCI_BCLKN T3 PCI_BCLKN T3 CLK24P U8 CLK24P U8 CLK24N U7 CLK24N U7 VIDSCK C14 VIDSCK C14 VIDSOUT B14 VIDSOUT B14 -VIDALERT A14 -VIDALERT A14 -PROCHOT A16 -PROCHOT A16 DDR_VTT_CNTL AC33 DDR_VTT_CNTL AC33 VCCST_PWRGD B13 VCCST_PWRGD B13 PROCPWRGD D14 PROCPWRGD D14 -SYS_RESET T7 -SYS_RESET T7 PM_SYNC C15 PM_SYNC C15 PM_DOWN D13 PM_DOWN D13 PECI A15 PECI A15 -THERMTRIP AF3 -THERMTRIP AF3 -SKTOCC AC37 -SKTOCC AC37 -CATERR D16 -CATERR D16 CFG_15 P39 CFG_15 P39 CFG_14 P38 CFG_14 P38 CFG_13 N36 CFG_13 N36 CFG_12 M38 CFG_12 M38 CFG_11 P34 CFG_11 P34 CFG_10 M37 CFG_10 M37 CFG_9 L36 CFG_9 L36 CFG_8 N34 CFG_8 N34 CFG_7 P37 CFG_7 P37 CFG_6 R36 CFG_6 R36 CFG_5 P36 CFG_5 P36 CFG_4 N37 CFG_4 N37 CFG_3 N35 CFG_3 N35 CFG_2 M35 CFG_2 M35 CFG_1 K36 CFG_1 K36 CFG_0 L35 CFG_0 L35 CFG_19 R35 CFG_19 R35 CFG_18 R34 CFG_18 R34 CFG_17 J37 CFG_17 J37 CFG_16 J36 CFG_16 J36 BPM#_3 R32 BPM#_3 R32 BPM#_2 T32 BPM#_2 T32 BPM#_1 L40 BPM#_1 L40 BPM#_0 L38 BPM#_0 L38 PROC_TDO N40 PROC_TDO N40 PROC_TDI N39 PROC_TDI N39 PROC_TMS L39 PROC_TMS L39 PROC_TCK M40 PROC_TCK M40 -PROC_TRST N38 -PROC_TRST N38 -PROC_PREQ K35 -PROC_PREQ K35 -PROC_PRDY L34 -PROC_PRDY L34 CPU_ID AB39 CPU_ID AB39 VSS A13 VSS A13 VSS A36 VSS A36 VSS A38 VSS A38 VSS A4 VSS A4 VSS A7 VSS A7 VSS AA33 VSS AA33 VSS AA6 VSS AA6 VSS AB5 VSS AB5 VSS AC34 VSS AC34 VSS AC35 VSS AC35 VSS AC36 VSS AC36 VSS AC4 VSS AC4 VSS AC8 VSS AC8 VSS AD3 VSS AD3 VSS AD33 VSS AD33 VSS AD37 VSS AD37 VSS AD38 VSS AD38 VSS AD39 VSS AD39 VSS AD40 VSS AD40 VSS AE1 VSS AE1 VSS AE33 VSS AE33 VSS AE35 VSS AE35 VSS AE37 VSS AE37 VSS AE5 VSS AE5 VSS AE6 VSS AE6 VSS AE7 VSS AE7 VSS AE8 VSS AE8 VSS AF33 VSS AF33 VSS AF35 VSS AF35 VSS AF37 VSS AF37 VSS AF39 VSS AF39 VSS AF4 VSS AF4 VSS AG1 VSS AG1 VSS AG2 VSS AG2 VSS AG3 VSS AG3 VSS AG33 VSS AG33 VSS AG37 VSS AG37 VSS AG39 VSS AG39 VSS AG4 VSS AG4 VSS AG6 VSS AG6 VSS AG7 VSS AG7 VSS AH34 VSS AH34 VSS AH35 VSS AH35 VSS AH36 VSS AH36 VSS AH37 VSS AH37 VSS AH4 VSS AH4 VSS AJ11 VSS AJ11 VSS AJ2 VSS AJ2 VSS AJ25 VSS AJ25 VSS AJ29 VSS AJ29 VSS AJ33 VSS AJ33 VSS AJ37 VSS AJ37 VSS AJ38 VSS AJ38 VSS AJ39 VSS AJ39 VSS AJ4 VSS AJ4 VSS AJ40 VSS AJ40 VSS AJ5 VSS AJ5 VSS AJ6 VSS AJ6 VSS AJ7 VSS AJ7 VSS AJ8 VSS AJ8 VSS AK12 VSS AK12 VSS AK2 VSS AK2 VSS AK24 VSS AK24 VSS AK27 VSS AK27 VSS AK29 VSS AK29 VSS AK31 VSS AK31 VSS AK33 VSS AK33 VSS AK35 VSS AK35 VSS AK37 VSS AK37 VSS AK4 VSS AK4 VSS AK9 VSS AK9 VSS AL13 VSS AL13 VSS AL14 VSS AL14 VSS AL15 VSS AL15 VSS AL16 VSS AL16 VSS AL17 VSS AL17 VSS AL19 VSS AL19 VSS AL20 VSS AL20 VSS AL21 VSS AL21 VSS AL22 VSS AL22 VSS AL23 VSS AL23 VSS AL25 VSS AL25 VSS AL27 VSS AL27 VSS AL29 VSS AL29 VSS AL31 VSS AL31 VSS AL33 VSS AL33 VSS AL35 VSS AL35 VSS AL37 VSS AL37 VSS AL39 VSS AL39 VSS AL4 VSS AL4 VSS AL6 VSS AL6 VSS AL7 VSS AL7 VSS AL9 VSS AL9 VSS AM1 VSS AM1 VSS AM10 VSS AM10 VSS AM11 VSS AM11 VSS AM2 VSS AM2 VSS AM25 VSS AM25 VSS AM29 VSS AM29 VSS AM3 VSS AM3 VSS AM33 VSS AM33 VSS AM37 VSS AM37 VSS AM39 VSS AM39 VSS AM4 VSS AM4 VSS AM9 VSS AM9 VSS AN13 VSS AN13 VSS AN14 VSS AN14 VSS AN16 VSS AN16 VSS AN18 VSS AN18 VSS AN20 VSS AN20 VSS AN22 VSS AN22 VSS AN24 VSS AN24 VSS AN26 VSS AN26 VSS AN27 VSS AN27 VSS AN28 VSS AN28 VSS AN29 VSS AN29 VSS AN30 VSS AN30 VSS AN31 VSS AN31 VSS AN32 VSS AN32 VSS AN33 VSS AN33 VSS AN34 VSS AN34 VSS AN35 VSS AN35 VSS AN36 VSS AN36 VSS AN37 VSS AN37 VSS AN4 VSS AN4 VSS AN5 VSS AN5 VSS AN6 VSS AN6 VSS AN7 VSS AN7 VSS AN8 VSS AN8 VSS AN9 VSS AN9 VSS AP11 VSS AP11 VSS AP13 VSS AP13 VSS AP2 VSS AP2 VSS AP27 VSS AP27 VSS AP32 VSS AP32 VSS AP37 VSS AP37 VSS AP38 VSS AP38 VSS AP39 VSS AP39 VSS AP4 VSS AP4 VSS AP40 VSS AP40 VSS AP9 VSS AP9 VSS AR11 VSS AR11 VSS AR13 VSS AR13 VSS AR15 VSS AR15 VSS AR17 VSS AR17 VSS AR19 VSS AR19 VSS AR2 VSS AR2 VSS AR21 VSS AR21 VSS AR23 VSS AR23 VSS AR25 VSS AR25 VSS AR27 VSS AR27 VSS AR29 VSS AR29 VSS AR30 VSS AR30 VSS AR32 VSS AR32 VSS AR34 VSS AR34 VSS AR35 VSS AR35 VSS AR37 VSS AR37 VSS AR4 VSS AR4 VSS AR6 VSS AR6 VSS AR7 VSS AR7 VSS AR9 VSS AR9 VSS AT13 VSS AT13 VSS AT15 VSS AT15 VSS AT16 VSS AT16 VSS AT17 VSS AT17 VSS AT18 VSS AT18 VSS AT20 VSS AT20 VSS AT22 VSS AT22 VSS AT27 VSS AT27 VSS AT32 VSS AT32 VSS AT37 VSS AT37 VSS AT39 VSS AT39 VSS AT4 VSS AT4 VSS AT9 VSS AT9 VSS AU1 VSS AU1 VSS AU10 VSS AU10 VSS AU11 VSS AU11 VSS AU12 VSS AU12 VSS AU2 VSS AU2 VSS AU26 VSS AU26 VSS AU28 VSS AU28 VSS AU29 VSS AU29 VSS AU3 VSS AU3 VSS AU30 VSS AU30 VSS AU31 VSS AU31 VSS AU33 VSS AU33 VSS AU34 VSS AU34 VSS AU35 VSS AU35 VSS AU36 VSS AU36 VSS AU37 VSS AU37 VSS AU39 VSS AU39 VSS AU4 VSS AU4 VSS AU5 VSS AU5 VSS AU6 VSS AU6 VSS AU7 VSS AU7 VSS AU8 VSS AU8 VSS AU9 VSS AU9 VSS AV10 VSS AV10 VSS AV12 VSS AV12 VSS AV21 VSS AV21 VSS AV32 VSS AV32 VSS AV37 VSS AV37 VSS AV6 VSS AV6 VSS AW12 VSS AW12 VSS AW32 VSS AW32 VSS AW34 VSS AW34 VSS AW35 VSS AW35 VSS AW37 VSS AW37 VSS AW4 VSS AW4 VSS AW6 VSS AW6 VSS AW8 VSS AW8 VSS AY12 VSS AY12 VSS AY3 VSS AY3 VSS AY32 VSS AY32 VSS AY6 VSS AY6 VSS B10 VSS B10 VSS B24 VSS B24 VSS B26 VSS B26 VSS B28 VSS B28 VSS B30 VSS B30 VSS B32 VSS B32 VSS B34 VSS B34 VSS C12 VSS C12 VSS C13 VSS C13 VSS C2 VSS C2 VSS C37 VSS C37 VSS C39 VSS C39 VSS C5 VSS C5 VSS C8 VSS C8 VSS D11 VSS D11 VSS D15 VSS D15 VSS D18 VSS D18 VSS D20 VSS D20 VSS D22 VSS D22 VSS D24 VSS D24 VSS D26 VSS D26 VSS D28 VSS D28 VSS D30 VSS D30 VSS D32 VSS D32 VSS D36 VSS D36 VSS D39 VSS D39 VSS D4 VSS D4 VSS D7 VSS D7 VSS D9 VSS D9 VSS E10 VSS E10 VSS E11 VSS E11 VSS E13 VSS E13 VSS E14 VSS E14 VSS E16 VSS E16 VSS E3 VSS E3 VSS E35 VSS E35 VSS E38 VSS E38 VSS E5 VSS E5 VSS E8 VSS E8 VSS E9 VSS E9 VSS F1 VSS F1 VSS F10 VSS F10 VSS F12 VSS F12 VSS F14 VSS F14 VSS F16 VSS F16 VSS F18 VSS F18 VSS F20 VSS F20 VSS F22 VSS F22 VSS F24 VSS F24 VSS F26 VSS F26 VSS F28 VSS F28 VSS F30 VSS F30 VSS F32 VSS F32 VSS F34 VSS F34 VSS F37 VSS F37 VSS F4 VSS F4 VSS F40 VSS F40 VSS F7 VSS F7 VSS G15 VSS G15 VSS G35 VSS G35 VSS G38 VSS G38 VSS G5 VSS G5 VSS G8 VSS G8 VSS H11 VSS H11 VSS H13 VSS H13 VSS H16 VSS H16 VSS H18 VSS H18 VSS H20 VSS H20 VSS H22 VSS H22 VSS H24 VSS H24 VSS H26 VSS H26 VSS H28 VSS H28 VSS H30 VSS H30 VSS H32 VSS H32 VSS H34 VSS H34 VSS H37 VSS H37 VSS H4 VSS H4 VSS H40 VSS H40 VSS H7 VSS H7 VSS H9 VSS H9 VSS J10 VSS J10 VSS J12 VSS J12 VSS J14 VSS J14 VSS J16 VSS J16 VSS J3 VSS J3 VSS J35 VSS J35 VSS J38 VSS J38 VSS J5 VSS J5 VSS J8 VSS J8 VSS K1 VSS K1 VSS K10 VSS K10 VSS K14 VSS K14 VSS K15 VSS K15 VSS K18 VSS K18 VSS K20 VSS K20 VSS K22 VSS K22 VSS K24 VSS K24 VSS K26 VSS K26 VSS K28 VSS K28 VSS K30 VSS K30 VSS K34 VSS K34 VSS K37 VSS K37 VSS K4 VSS K4 VSS K40 VSS K40 VSS K7 VSS K7 VSS K8 VSS K8 VSS L10 VSS L10 VSS L16 VSS L16 VSS L5 VSS L5 VSS L8 VSS L8 VSS L9 VSS L9 VSS M13 VSS M13 VSS M18 VSS M18 VSS M20 VSS M20 VSS M22 VSS M22 VSS M24 VSS M24 VSS M26 VSS M26 VSS M28 VSS M28 VSS M30 VSS M30 VSS M34 VSS M34 VSS M36 VSS M36 VSS M39 VSS M39 VSS M4 VSS M4 VSS M7 VSS M7 VSS N10 VSS N10 VSS N16 VSS N16 VSS N3 VSS N3 VSS N33 VSS N33 VSS N5 VSS N5 VSS N8 VSS N8 VSS P1 VSS P1 VSS P32 VSS P32 VSS P35 VSS P35 VSS P4 VSS P4 VSS P40 VSS P40 VSS P7 VSS P7 VSS R37 VSS R37 VSS R38 VSS R38 VSS R39 VSS R39 VSS R5 VSS R5 VSS R8 VSS R8 VSS T2 VSS T2 VSS T34 VSS T34 VSS T35 VSS T35 VSS T36 VSS T36 VSS T8 VSS T8 VSS U3 VSS U3 VSS U32 VSS U32 VSS U4 VSS U4 VSS U6 VSS U6 VSS V35 VSS V35 VSS V37 VSS V37 VSS V39 VSS V39 VSS V6 VSS V6 VSS V8 VSS V8 VSS W33 VSS W33 VSS W4 VSS W4 VSS Y35 VSS Y35 VSS Y37 VSS Y37 VSS Y5 VSS Y5 VSS Y8 VSS Y8 VCCCORE A17 VCCCORE A17 VCCCORE A18 VCCCORE A18 VCCCORE A23 VCCCORE A23 VCCCORE A24 VCCCORE A24 VCCCORE A25 VCCCORE A25 VCCCORE A26 VCCCORE A26 VCCCORE A27 VCCCORE A27 VCCCORE A28 VCCCORE A28 VCCCORE A29 VCCCORE A29 VCCCORE A30 VCCCORE A30 VCCCORE A31 VCCCORE A31 VCCCORE A32 VCCCORE A32 VCCCORE A33 VCCCORE A33 VCCCORE A34 VCCCORE A34 VCCCORE A35 VCCCORE A35 VCCCORE AJ12 VCCCORE AJ12 VCCCORE AJ13 VCCCORE AJ13 VCCCORE AJ14 VCCCORE AJ14 VCCCORE AJ15 VCCCORE AJ15 VCCCORE AJ16 VCCCORE AJ16 VCCCORE AJ17 VCCCORE AJ17 VCCCORE AJ18 VCCCORE AJ18 VCCCORE AJ19 VCCCORE AJ19 VCCCORE AJ20 VCCCORE AJ20 VCCCORE AJ21 VCCCORE AJ21 VCCCORE AJ22 VCCCORE AJ22 VCCCORE AJ23 VCCCORE AJ23 VCCCORE AJ24 VCCCORE AJ24 VCCCORE AK13 VCCCORE AK13 VCCCORE AK14 VCCCORE AK14 VCCCORE AK15 VCCCORE AK15 VCCCORE AK16 VCCCORE AK16 VCCCORE AK17 VCCCORE AK17 VCCCORE AK18 VCCCORE AK18 VCCCORE AK19 VCCCORE AK19 VCCCORE AK20 VCCCORE AK20 VCCCORE AK21 VCCCORE AK21 VCCCORE AK22 VCCCORE AK22 VCCCORE AK23 VCCCORE AK23 VCCCORE B17 VCCCORE B17 VCCCORE B18 VCCCORE B18 VCCCORE B23 VCCCORE B23 VCCCORE B25 VCCCORE B25 VCCCORE B27 VCCCORE B27 VCCCORE B29 VCCCORE B29 VCCCORE B31 VCCCORE B31 VCCCORE B33 VCCCORE B33 VCCCORE B35 VCCCORE B35 VCCCORE C17 VCCCORE C17 VCCCORE C18 VCCCORE C18 VCCCORE C19 VCCCORE C19 VCCCORE C20 VCCCORE C20 VCCCORE C21 VCCCORE C21 VCCCORE C22 VCCCORE C22 VCCCORE C23 VCCCORE C23 VCCCORE C24 VCCCORE C24 VCCCORE C25 VCCCORE C25 VCCCORE C26 VCCCORE C26 VCCCORE C27 VCCCORE C27 VCCCORE C28 VCCCORE C28 VCCCORE C29 VCCCORE C29 VCCCORE C30 VCCCORE C30 VCCCORE C31 VCCCORE C31 VCCCORE C32 VCCCORE C32 VCCCORE C33 VCCCORE C33 VCCCORE C34 VCCCORE C34 VCCCORE C35 VCCCORE C35 VCCCORE D17 VCCCORE D17 VCCCORE D19 VCCCORE D19 VCCCORE D21 VCCCORE D21 VCCCORE D23 VCCCORE D23 VCCCORE D25 VCCCORE D25 VCCCORE D27 VCCCORE D27 VCCCORE D29 VCCCORE D29 VCCCORE D31 VCCCORE D31 VCCCORE D33 VCCCORE D33 VCCCORE D34 VCCCORE D34 VCCCORE D35 VCCCORE D35 VCCCORE E17 VCCCORE E17 VCCCORE E18 VCCCORE E18 VCCCORE E19 VCCCORE E19 VCCCORE E20 VCCCORE E20 VCCCORE E21 VCCCORE E21 VCCCORE E22 VCCCORE E22 VCCCORE E23 VCCCORE E23 VCCCORE E24 VCCCORE E24 VCCCORE E25 VCCCORE E25 VCCCORE E26 VCCCORE E26 VCCCORE E27 VCCCORE E27 VCCCORE E28 VCCCORE E28 VCCCORE E29 VCCCORE E29 VCCCORE E30 VCCCORE E30 VCCCORE E31 VCCCORE E31 VCCCORE E32 VCCCORE E32 VCCCORE E33 VCCCORE E33 VCCCORE E34 VCCCORE E34 VCCCORE F17 VCCCORE F17 VCCCORE F19 VCCCORE F19 VCCCORE F21 VCCCORE F21 VCCCORE F23 VCCCORE F23 VCCCORE F25 VCCCORE F25 VCCCORE F27 VCCCORE F27 VCCCORE F29 VCCCORE F29 VCCCORE F31 VCCCORE F31 VCCCORE F33 VCCCORE F33 VCCCORE G17 VCCCORE G17 VCCCORE G18 VCCCORE G18 VCCCORE G19 VCCCORE G19 VCCCORE G20 VCCCORE G20 VCCCORE G21 VCCCORE G21 VCCCORE G22 VCCCORE G22 VCCCORE G23 VCCCORE G23 VCCCORE G24 VCCCORE G24 VCCCORE G25 VCCCORE G25 VCCCORE G26 VCCCORE G26 VCCCORE G27 VCCCORE G27 VCCCORE G28 VCCCORE G28 VCCCORE G29 VCCCORE G29 VCCCORE G30 VCCCORE G30 VCCCORE G31 VCCCORE G31 VCCCORE G32 VCCCORE G32 VCCCORE G33 VCCCORE G33 VCCCORE G34 VCCCORE G34 VCCCORE H17 VCCCORE H17 VCCCORE H19 VCCCORE H19 VCCCORE H21 VCCCORE H21 VCCCORE H23 VCCCORE H23 VCCCORE H25 VCCCORE H25 VCCCORE H27 VCCCORE H27 VCCCORE H29 VCCCORE H29 VCCCORE H31 VCCCORE H31 VCCCORE H33 VCCCORE H33 VCCCORE J17 VCCCORE J17 VCCCORE J18 VCCCORE J18 VCCCORE J19 VCCCORE J19 VCCCORE J20 VCCCORE J20 VCCCORE J21 VCCCORE J21 VCCCORE J22 VCCCORE J22 VCCCORE J23 VCCCORE J23 VCCCORE J24 VCCCORE J24 VCCCORE J25 VCCCORE J25 VCCCORE J26 VCCCORE J26 VCCCORE J27 VCCCORE J27 VCCCORE J28 VCCCORE J28 VCCCORE J29 VCCCORE J29 VCCCORE J30 VCCCORE J30 VCCCORE J31 VCCCORE J31 VCCCORE J32 VCCCORE J32 VCCCORE J33 VCCCORE J33 VCCCORE J34 VCCCORE J34 VCCCORE K17 VCCCORE K17 VCCCORE K19 VCCCORE K19 VCCCORE K21 VCCCORE K21 VCCCORE K23 VCCCORE K23 VCCCORE K25 VCCCORE K25 VCCCORE K27 VCCCORE K27 VCCCORE K29 VCCCORE K29 VCCCORE K31 VCCCORE K31 VCCCORE K32 VCCCORE K32 VCCCORE K33 VCCCORE K33 VCCCORE L17 VCCCORE L17 VCCCORE L18 VCCCORE L18 VCCCORE L19 VCCCORE L19 VCCCORE L20 VCCCORE L20 VCCCORE L21 VCCCORE L21 VCCCORE L22 VCCCORE L22 VCCCORE L23 VCCCORE L23 VCCCORE L24 VCCCORE L24 VCCCORE L25 VCCCORE L25 VCCCORE L26 VCCCORE L26 VCCCORE L27 VCCCORE L27 VCCCORE L28 VCCCORE L28 VCCCORE L29 VCCCORE L29 VCCCORE L30 VCCCORE L30 VCCCORE L31 VCCCORE L31 VCCCORE L32 VCCCORE L32 VCCCORE M17 VCCCORE M17 VCCCORE M19 VCCCORE M19 VCCCORE M21 VCCCORE M21 VCCCORE M23 VCCCORE M23 VCCCORE M25 VCCCORE M25 VCCCORE M27 VCCCORE M27 VCCCORE M29 VCCCORE M29 VCCCORE M31 VCCCORE M31 VCCCORE M32 VCCCORE M32 VCCCORE N17 VCCCORE N17 VCCCORE N18 VCCCORE N18 VCCCORE N19 VCCCORE N19 VCCCORE N20 VCCCORE N20 VCCCORE N21 VCCCORE N21 VCCCORE N22 VCCCORE N22 VCCCORE N23 VCCCORE N23 VCCCORE N24 VCCCORE N24 VCCCORE N25 VCCCORE N25 VCCCORE N26 VCCCORE N26 VCCCORE N27 VCCCORE N27 VCCCORE N28 VCCCORE N28 VCCCORE N29 VCCCORE N29 VCCCORE N30 VCCCORE N30 VCCCORE N32 VCCCORE N32 VCC_SENSE B16 VCC_SENSE B16 VSS_SENSE C16 VSS_SENSE C16 VCCSA B3 VCCSA B3 VCCSA B6 VCCSA B6 VCCSA D1 VCCSA D1 VCCSA G3 VCCSA G3 VCCSA H1 VCCSA H1 VCCSA L11 VCCSA L11 VCCSA L12 VCCSA L12 VCCSA L3 VCCSA L3 VCCSA M1 VCCSA M1 VCCSA M11 VCCSA M11 VCCSA M12 VCCSA M12 VCCSA N11 VCCSA N11 VCCSA N12 VCCSA N12 VCCSA N13 VCCSA N13 RSVD AJ9 RSVD AJ9 RSVD AK10 RSVD AK10 RSVD AK11 RSVD AK11 RSVD AL10 RSVD AL10 RSVD AL11 RSVD AL11 RSVD AK25 RSVD AK25 RSVD AL12 RSVD AL12 RSVD AL24 RSVD AL24 RSVD AM12 RSVD AM12 VCCIO_1 AA3 VCCIO_1 AA3 VCCIO_2 AB8 VCCIO_2 AB8 VCCIO_3 AC1 VCCIO_3 AC1 VCCIO_4 AC7 VCCIO_4 AC7 VCCIO_5 AD6 VCCIO_5 AD6 VCCIO_6 U5 VCCIO_6 U5 VCCIO_7 V3 VCCIO_7 V3 VCCIO_8 V7 VCCIO_8 V7 VCCIO_9 W1 VCCIO_9 W1 VCCIO_10 W7 VCCIO_10 W7 VCCIO_11 W8 VCCIO_11 W8 VCCSA_SENSE C6 VCCSA_SENSE C6 RSVD AE4 RSVD AE4 VCCIO_SENSE D5 VCCIO_SENSE D5 VSSSA_VSSIO_SENSE D6 VSSSA_VSSIO_SENSE D6 VDDQ AR14 VDDQ AR14 VDDQ AT24 VDDQ AT24 VDDQ AU15 VDDQ AU15 VDDQ AU25 VDDQ AU25 VDDQ AV17 VDDQ AV17 VDDQ AV19 VDDQ AV19 VDDQ AV23 VDDQ AV23 VDDQ AW13 VDDQ AW13 VDDQ AW15 VDDQ AW15 VDDQ AW24 VDDQ AW24 VDDQ AW26 VDDQ AW26 VDDQ AW28 VDDQ AW28 VDDQ AW30 VDDQ AW30 VDDQ AY17 VDDQ AY17 VDDQ_EDGECAP2 AM13 VDDQ_EDGECAP2 AM13 VDDQ_EDGECAP1 AM24 VDDQ_EDGECAP1 AM24 VCCST U2 VCCST U2 VCCST V1 VCCST V1 VCCST V2 VCCST V2 VCCPLL R1 VCCPLL R1 VCCPLL_OC AU13 VCCPLL_OC AU13 VCCPLL_OC AU27 VCCPLL_OC AU27 VCCSTG R2 VCCSTG R2 VCCSTG R3 VCCSTG R3 VCCSTG R4 VCCSTG R4 VCCSTG T5 VCCSTG T5 VCCSTG T6 VCCSTG T6 VCCGT AA32 VCCGT AA32 VCCGT AA34 VCCGT AA34 VCCGT AA35 VCCGT AA35 VCCGT AA36 VCCGT AA36 VCCGT AA37 VCCGT AA37 VCCGT AA38 VCCGT AA38 VCCGT AB32 VCCGT AB32 VCCGT AB33 VCCGT AB33 VCCGT AB34 VCCGT AB34 VCCGT AB35 VCCGT AB35 VCCGT AB36 VCCGT AB36 VCCGT AC32 VCCGT AC32 VCCGT AD32 VCCGT AD32 VCCGT AE32 VCCGT AE32 VCCGT AF32 VCCGT AF32 VCCGT AG32 VCCGT AG32 VCCGT R40 VCCGT R40 VCCGT T37 VCCGT T37 VCCGT T38 VCCGT T38 VCCGT T39 VCCGT T39 VCCGT T40 VCCGT T40 VCCGT U33 VCCGT U33 VCCGT U34 VCCGT U34 VCCGT U35 VCCGT U35 VCCGT U36 VCCGT U36 VCCGT U37 VCCGT U37 VCCGT U38 VCCGT U38 VCCGT U39 VCCGT U39 VCCGT U40 VCCGT U40 VCCGT V32 VCCGT V32 VCCGT V33 VCCGT V33 VCCGT V34 VCCGT V34 VCCGT V36 VCCGT V36 VCCGT V38 VCCGT V38 VCCGT V40 VCCGT V40 VCCGT W32 VCCGT W32 VCCGT W34 VCCGT W34 VCCGT W35 VCCGT W35 VCCGT W36 VCCGT W36 VCCGT W37 VCCGT W37 VCCGT W38 VCCGT W38 VCCGT Y32 VCCGT Y32 VCCGT Y33 VCCGT Y33 VCCGT Y34 VCCGT Y34 VCCGT Y36 VCCGT Y36 VCCGT Y38 VCCGT Y38 VCCGT_SENSE AB37 VCCGT_SENSE AB37 VSSGT_SENSE AB38 VSSGT_SENSE AB38 RSVD K16 RSVD K16 RSVD G16 RSVD G16 RSVD H8 RSVD H8 RSVD AU32 RSVD AU32 RSVD AN25 RSVD AN25 RSVD_TP P33 RSVD_TP P33 IST_TRIG R33 IST_TRIG R33 RSVD_TP J4 RSVD_TP J4 RSVD_TP L4 RSVD_TP L4 RSVD P8 RSVD P8 RSVD M8 RSVD M8 RSVD G4 RSVD G4 RSVD E4 RSVD E4 VSS J11 VSS J11 VSS J13 VSS J13 RTCCLK B15 RTCCLK B15 RSVD AH33 RSVD AH33 RSVD AH32 RSVD AH32 RSVD D8 RSVD D8 RSVD F8 RSVD F8 PROC_TRIGOUT D12 PROC_TRIGOUT D12 PROC_TRIGIN E12 PROC_TRIGIN E12 RSVD AL18 RSVD AL18 RSVD L33 RSVD L33 RSVD M16 RSVD M16 RSVD M33 RSVD M33 RSVD N4 RSVD N4 RSVD T33 RSVD T33

GamenMetLeviNL

ketman34

MJ_Snickers

Rhuji

herobrine3959